

AULA:

1. Teoria


Descrivere la struttura tipica di un blocco logico utilizzato per costruire dispositivi FPGA basati su SRAM.

AULA:

2. Progetto Sistema Digitale

Il sistema rappresentato in figura realizza un ricevitore digitale. Il sistema è composto da una MSF che controlla un Flip-Flop JK PET, attraverso i segnali **CJ**, **CK** e **CP**. La MSF è sincrona con il clock **CK** e dispone di un segnale di **RESET** asincrono.

Il sistema dispone di un ingresso **IN**, normalmente al valore logico "0", e di un'uscita **U** che corrisponde all'uscita del Flip-Flop.



Ricevitore digitale

Il sistema riceve in ingresso, attraverso la linea IN, pacchetti di dati composti da tre bit, ciascuno dei quali ha la durata di un periodo di clock. Per semplicità si supponga che i pacchetti siano sincroni con il clock, ovvero che ogni bit sia centrato, ad esempio, con il fronte di salita di CK.


I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il terzo bit a "0" (bit di stop). Il secondo bit contiene il dato associato al pacchetto.

A regime, il sistema deve segnalare, attraverso la linea U, se negli ultimi due pacchetti ricevuti il bit di dato conteneva lo stesso valore ("U" = 1) oppure valori diversi ("U" = 0). Per semplicità si trascuri il valore di uscita nella condizione di avvio del sistema, ovvero quando il numero di pacchetti ricevuti è ancora inferiore a due.

Si noti che due pacchetti consecutivi possono essere inviati al sistema senza soluzione di continuità.

Si richiede:

1. Il diagramma ASM della MSF;
2. Il codice VHDL del dispositivo
3. Il diagramma temporale che descrive il funzionamento del sistema al ricevimento della seguente sequenza e per la stessa descrivere il file VHDL di Test Bench nell'ipotesi di utilizzare una frequenza di clock pari a 100MHz:



AULA:

